|
題號
|
題目
|
測試檔
|
原始題目來源
|
問題與回答 |
1
|
HDL Code Coverage
(high-level & logic synthesis)
.ps,
.pdf
reference
1
reference
2
|
測試檔一
測試檔二
測試檔三
|
思源科技
SpringSoft Inc.
|
目前無問題 |
2
|
Circuit Partitioning
(physical synthesis)
.ps,
.pdf
|
測試檔一
測試檔二
(壓縮檔)
測試檔三
(壓縮檔)
|
美商前達科技
Avant!, Taiwan.
|
問題與回答 |
3
|
Region Query
(CAD data structure)
.ps,
.pdf
|
測試檔一
測試檔二
(壓縮檔)
測試檔三
(壓縮檔)
|
美商前達科技
Avant!, Taiwan.
|
問題與回答 |
4
|
Scan Reordering
(testing)
.ps, .pdf
|
測試檔
(壓縮檔)
|
華騰科技
SynTest Technologies, Inc.
|
問題與回答 |
5
|
Fully-decoder Identification
for the
Bus-contention Problem
(testing)
.ps,
.pdf
|
測試檔
(壓縮檔)
|
華騰科技
SynTest Technologies, Inc.
|
目前無問題 |
6
|
Static Timing Verification
(timing verification & logic synthesis)
.ps,
.pdf
|
測試檔一之一
測試檔一之二
測試檔一之三
測試檔二之一
測試檔二之二
測試檔二之三
測試檔三之一
測試檔三之二
測試檔三之三
|
智原科技
Faraday Technology Corp.
|
問題與回答 |
7
|
Cell Placement & Routing
(physical synthesis)
.ps,
.pdf
|
測試檔一
(圖例一)
測試檔二
(圖例二)
測試檔三
(圖例三)
|
思源科技
SpringSoft Inc.
|
問題與回答 |
8
|
Subcircuit Identification
(fundamental CAD algorithm)
.ps,
.pdf
|
測試檔一之一
測試檔一之二
測試檔二之一
測試檔二之二
測試檔三之一
測試檔三之二
|
美商益華科技
Cadence, Taiwan
|
問題與回答 |