教育部主辦
「八十九學年度大學校院積體電路電腦輔助設計軟體製作競賽」
定題組題目
關於競賽有任何問題請E-Mail至 cad@cis.nctu.edu.tw ,並請註明信件主題為 "CAD Contest: Problem x" x 代表題號,主辦單位將於兩個星期內回答您的問題。 (特別注意:參賽者上傳的程式,除了必須接受以下公告之測試檔測試外,將接受主辦單位另保留之3-5個測試檔測試。

※註:第一、三、五題之測試檔, .tar.gz 之壓縮檔請用 "gunzip" and "tar -xvf" 解壓縮(UNIX/Linux 環境), .zip 之壓縮檔請用 winzip 解壓縮(windows環境)。
 
題號
題目
測試檔
原始題目來源
問題與回答 測試報告
 
 

1

 

Rectangle Merging
(CAD data structures)

.ps, .pdf

 
測試檔
(壓縮檔 .tar.gz)

測試檔
(壓縮檔 .zip)

additional test cases
(壓縮檔 .tar.gz, 29MB)

 

美商前達科技
Avant!, Taiwan.

問題與回答 P1
 
 

2

 

State Minimization
(Logic synthesis)

.ps, .pdf

 
測試檔一

測試檔二

測試檔三

 

思源科技
SpringSoft, Inc.

問題與回答 P2
 
 

3

 

K-Way Netlist Partitioning
(Physical design)

.ps, .pdf

Revised on March 20, 2001
please download again


 
測試檔
(壓縮檔 .tar.gz)

測試檔
(壓縮檔 .zip)

 

智原科技
Faraday Technology Corp.

問題與回答 P3
 
 

4

 

Reduced Gridless Routing Problem
(Physical design)

.ps, .pdf

 
測試檔一之一
測試檔一之二

測試檔二之一
測試檔二之二

測試檔三之一
測試檔三之二

 

思源科技
SpringSoft, Inc.

問題與回答 P4
 
 

5

 

IP Timing Characterization
(Timing issue)

.ps, .pdf

 
測試檔
(壓縮檔 .tar.gz)

測試檔
(壓縮檔 .zip)

 

創意電子
Global UniChip

問題與回答 P5
 
 

6

 

Clock Tree Synthesis
(Timing issue)

.ps, .pdf

Revised on March 16, 2001
please download again


 
測試檔一之一
測試檔一之二
測試檔一之三
測試檔一之四

測試檔二之一
測試檔二之二
測試檔二之三
測試檔二之四

測試檔三之一
測試檔三之二
測試檔三之三
測試檔三之四

測試檔四之一
測試檔四之二
測試檔四之三
測試檔四之四

測試檔五之一
測試檔五之二
測試檔五之三
測試檔五之四

Readme

 

智原科技
Faraday Technology Corp.

問題與回答 P6
 
 

7

 

 

User-Defined Primitive (UDP) modeling
(Testing)

.ps, .pdf

 
測試檔一

測試檔二

測試檔三

測試檔四

測試檔五

 

華騰科技
SynTest Technologies, Inc.

目前無問題 P7
 
 

8

 

Pattern Generator for Built-In Self-Test
(Testing)

.ps, .pdf

 
測試檔一

測試檔二
(壓縮檔)

測試檔三
(壓縮檔)

 

華騰科技
SynTest Technologies, Inc.

問題與回答 P8
 
 

9

 

Area Filling
(TACD--Process variation)

.ps, .pdf

 
測試檔一之一
測試檔一之二

測試檔二之一
測試檔二之二

測試檔三之一
測試檔三之二

Readme

 

荷商益華科技
Cadence, Taiwan.

問題與回答

P9

P9-A15

P9-A18

BACK